日本専用です

自己破産は恥ずかしいことではない

自己破産といえばどうでもいいイメージを持っている人はいないでしょう。借金を踏み倒し、相手に迷惑をかけるということはあるが法的にきちんと認められていることなので、正々堂々と使用する必要があります。借金で人生がもうどうしようもない人々を救うために自己破産が、すべての資産を放棄することを意味します。負債も資産に該当するためこれを放棄することです。
任意整理は、弁護士や司法書士に依頼して、金融業者と利息の削減と債務の減額を要求する手順です。任意整理で借金を減らす理由は、利息制限法と出资法という二つの法律が絡んでいます。金融業者がグレーゾーン金利と呼ばれる民法上は無効な高金利で金を貸す場合、交渉するための支払いもしてしまった利息を取り戻すことができるでしょう。
サマリーは、同社が運営する「この世界に存在するすべてのモノの"百科事典"を作ること」を目指したWEBサービス「Sumally」の一般公開を開始し、あわせて、 同サービス閲覧用のiPhoneアプリの提供を開始した。ダウンロードは無料。

同サービスは、持っているものと欲しいものという、モノの情報をユーザー同士が共有することでコミュニケーションが図れるというもの。中村勇吾氏率いるデザイン事務所「tha.」がサイト制作を手がけている。

アプリの利用に際しては、Twitter/Facebook/mixiいずれかのアカウントが必要。フォロー中のユーザーの欲しいアイテム(Wants)、持っているアイテム(Haves)の閲覧、お勧めのアイテムの閲覧、自分の登録したアイテムがwant/haveされたときの通知機能、アイテムについてのコメントのやりとりなどが可能となっている。

[マイナビニュース]

【関連記事】
エウレカ、iPhoneアプリのソーシャルプラットフォーム「peepapp」を公開
モノでつながるソーシャルサービス「i.ntere.st」の公式iPhoneアプリ
電通、撮影した画像から商品を検索できるiPhone用買い物アプリ「FINDDOG」
エンタメ体験をソーシャルメディアで共有できるiPhoneアプリ「postmesh」


○スループット次第では14nmでもEUVをスルー

TSMCは11月28日、「TSMC Technology Symposium Japan 2011」を開催、併せて記者会見を実施し、同社Vice President and Chief Technology Offficer,Research and DevelopmentのJack Sun氏が20nmプロセス以降の同社の考え方を示した。

【拡大画像や他の画像】

同社はすでに28nmプロセスの一部で量産を開始しており、2012年中には20nmプロセスのサービス提供を開始する計画。20nmプロセスでは従来のArF液浸リソグラフィに限界が来るということで、ダブルパターニングを採用する。ただし、それ以上のトリプル/クアッドパターニングなどについては、次々世代となる14nmプロセスでも「コストに見合わない」(同)との見方を示す。

その一方で、NGL(Next Generation Lithography)としてMluti EB Direct Write(MEBDW)やEUVに投資を行ってきており、14nmプロセスでの適用などを目論んでいる。しかし、「現状でスループットはEUVで5WPH未満、MEBDWで1WPH未満」とのことで、量産ラインに求められるスループットを実現するには程遠いものとなっている。EUVのスループットが上がらない最大の要因は光源の出力がなかなか向上していないこと。EUVはArFまでのレンズを用いた露光機構ではなく、複数枚の鏡を用いた機構であり、反射するごとに出力が低下、最終的なウェハまで到達するまでに減衰が大きいことから、光源の出力向上が必須となっているが、いまだその問題の解決は見えていないという。

一方のMEBDWはさらにスループットが遅いが、これをクラスタ化することで、スループットの向上が見込めるとしており、「14nmはArF液浸のダブルパターニングを基本路線として、EUVが望むスループットを実現できないようであればスルーすることも考えている」という。

○20nmプロセス以降ではプロセスの中身も大きく変更

すでに半導体はプロセスを単に微細化すれば低消費電力化され、性能が向上するというレベルを超えており、プロセスの微細化に合わせてさまざまな新技術の採用が求められるようになってきた。

20nm以降のプロセスで、その最たるものがFin-FETによるトランジスタの3D化であろう。すでに同社でも学会などでFin-FETを作れることは発表済みで、「14nm以降のプロセスで従来のプレーナ型と合わせて一般的なプロセスとして提供していく予定」とする。また、高移動度のチャネル材料の開発も進めており、すでにSi基板上での形成も達成しているという。

ちなみに同社の20nmプロセスはハイパフォーマンス向けの「CLN20G」と低消費電力向けの「CLN20SoC」の2種類を用意。28nmプロセスがLP/HPL/HPM/HPと多岐に渡ったことを考えると、1世代以前のシンプルなラインナップに戻ったようなイメージとなる。これについては、「28nmプロセスではHigh-K/メタルゲート(HKMG)のテスト的な意味などもあり、ラインアップが多くなった」とのことで、そうした新技術の筋を見極めた20nmプロセスでは提供ラインアップが少なくなったとしている。

また、プロセスの微細化とは直接関係ないが、システムの高性能化という観点ではシリコンインタポーザとTSVを活用したダイ/チップの統合技術の開発も進めている。すでに2Dの統合技術としてはXilinxがTSMCと協力して同社のFPGA向けにSSIテクノロジとして同種の技術を活用しているが、こうしたシリコンインタポーザ上に複数のダイを集積して、配線密度の向上などによる高性能化といったバックエンドのサービスを2012年から開始する計画だという。

さらに3D化。つまり、ロジックの上にほかのロジックやメモリなどを搭載する技術についても現在開発を進めており、「TSVにかかるストレスが下部のトランジスタ層にどの程度影響を与えるか、そこで発生する熱の拡散をどうするか、デザインインフラをどう用意するか、アセンブリテストはどうするのか、などの課題がまだ残されている」とさまざまな問題が残っているとするも、2014年ころにはサービスとして提供していければとの見方を示している。

なお、同社では450mmウェハに対する取り組みも進めており、パイロットラインを2013〜14年にかけて構築し、2015〜2016年をめどに20nmプロセスで量産ラインを構築する計画であるとしている。

(小林行雄)

[マイナビニュース]


【関連記事】
Xilinx、SSIを利用したVirtex-7 2000Tの出荷開始を発表
TSMC、28nmプロセス技術を用いた半導体デバイスの量産を開始
TSMCとARM、20nmプロセスを採用したARM Cortex-A15 MPCoreをテープアウト
TSMCとCadence、28nmの設計リファレンスフローで協業
TSMC、28nmのデザインインフラへの対応完了を発表